Analyse Ascendante de la Fiabilité des technologies CMOS digitale et de moyenne puissance EDMOS pour les imageurs CMOS (SPAD)
Hugo Pitard, doctorant de l’ISEN a soutenu avec succès sa thèse le 5 septembre 2024. Il a reçu, à l’issue de sa soutenance, les félicitations du jury. Il était notamment encadré à l’ISEN par Alain BRAVAIX (Responsable d’activité Micro & Nanotechnologies) et Xavier FEDERSPIEL (STMicroelectronics Crolles).
La soutenance a eu lieu sur le campus de l’ISEN à Toulon devant le jury composé de :
-
Rapporteure : Mme MALBERT-SAYSSET Nathalie, Professeure HDR Univ. de Bordeaux -IMS
-
Rapporteur : Mr GRANDIDIER Bruno, Directeur de Recherche CNRS – IEMN
-
Président : Mr BARTHELEMY Hervé, Professeur HDR, Université Toulon Var
-
Co-encadrant : Mr FEDERSPIEL Xavier, STMicroelectronics Crolles
-
Examinateur : Mr BLAYAC Sylvain, Professeur HDR, CMP Gardanne – ENMSE
-
Directeur de thèse : Mr Alain BRAVAIX , Professeur HDR, ISEN-Toulon, REER-IM2NP
Résumé des travaux présentés par Hugo PITARD
Cette thèse se concentre sur la fiabilité des dispositifs CMOS pour les applications numériques (28FDSOI) et moyenne puissance (N-EDMOS) lors du transfert de la technologie 2D vers un empilement 3D, notamment pour les capteurs d’images de type SPAD Cell. L’un des objectifs est de développer une méthode d’extraction commune pour évaluer la dérive des paramètres de base du transistor afin de déterminer leur durée de vie. Basée sur la méthode Fy de Ghibaudo, cette approche vise à fournir une comparaison entre les différentes structures en termes de mobilité et d’augmentation de la résistance série. La validité de cette technique est testée sur des transistors 28FDSOI a canaux courts soumis à un vieillissement accéléré, permettant une évaluation critique des résultats obtenus par la nouvelle méthode d’extraction.
La deuxième partie de ce travail concerne la structure 2D N-EDMOS, également candidate dans les capteurs SPAD Cell. Suite à l’introduction d’une nouvelle épaisseur d’oxyde de grille, modifiant significativement l’efficacité de l’injection de porteurs dans l’oxyde, un nouveau pire cas de dégradation HC DC a été identifié en avalanche. Une amélioration de la durée de vie par rapport à la version précédente est mise en évidence en DC, mais également en régime AC grâce au transfert utilisant la méthode quasi-statique. Ceci permet une extrapolation de la durée de vie du dispositif en condition réelle.
Enfin, les derniers wafers reçus permettent une comparaison entre la technologie N-EDMOS isolée et le transistor N-EDMOS placé dans une structure 3D empilée avec la partie imageur CMOS. Les résultats montrent que cette nouvelle structure a collage hybride n’impactent pas fortement les performances de la partie logique qui subissent néanmoins une réduction de la durée de vie. Cet effet a pour origine des conditions distinctes de recuits thermiques utilisés lors de l’assemblage de la technologie N-EDMOS 3D, qui conduisent à un ajustement de la tension de seuil par dopages canal et source-drain qui se traduisent par une augmentation du champ latéral.
Mots-clés : filières CMOS, Transistor MOSFET, Transistor N-EDMOS, Fiabilité, Durée de vie D-AC, Techniques de caractérisations électriques, Phénomènes porteurs chauds, Bias Temperature Instability, Mobilité effective, effet Résistance série.
Petit mot du directeur de thèse de Hugo Pitard, Alain Bravaix :
“C’est un grand bonheur de voir un de ses étudiants finaliser trois années d’études intenses en collaboration avec STMicroelectronics (Crolles). Hugo marque pour moi un anniversaire, car c’est mon dix-huitième étudiant en thèse, après mon tout premier doctorant Mickael Denais (2005), tous deux sortis de l’ISEN (Toulon). C’était d’autant plus fort qu’il a soutenu dans l’amphi de l’ISEN, là où j’ai fait mes premiers pas il y a trente ans, dans un amphi qui n’avait pas du tout la même allure, car maintenant merveilleusement rénové et high tech.
Hugo est une belle personne qui a beaucoup de qualités et avec qui il a été très agréable de travailler, précis et positif dans ce qu’il fait, minutieux pour le placement de pointes sur wafer, méthodique et rigoureux dans les protocoles de tests, tout en étant mis à rude épreuve avec les échéances et autres implications dans les enseignements. Toutes ses qualités sont apparues clairement dans l’exposé pédagogique de sa soutenance de thèse et ses réponses aux questions du jury, qui lui ont valu des félicitations bien méritées. Je suis donc très heureux qu’il poursuive parmi nous une carrière de docteur-ingénieur à l’ISEN (Toulon) dans le laboratoire de fiabilité électrique de l’équipe micro et nano électronique.”
Les travaux de Mr Hugo PITARD ont donné lieu à :
- 3 conférences internationales IEEE + 1 conférence européenne en premier auteur
- 1 article journal Microelectronics Reliability 2023 en premier auteur
- 1 papier invité (IIRW 2022) comme co-auteur
Liste des publications dans le cadre de la thèse :
- BRAVAIX, A., PITARD, H., FEDERSPIEL, X., et al.“Hot-Carrier Damage in N-Channel EDMOS Used in Single Photon Avalanche Diode Cell through Quasi- Static Modeling”. Micromachines, 2024, vol. 15, no 2, p. 205, 2024.
https://doi.org/10.3390/mi15020205
- PITARD, H., BRAVAIX, A., FEDERSPIEL, X., et al., “DC to AC Analysis of HC vs. BTI damage in N-EDMOS used in Single Photon Avalanche Diode cell”.Microelectronics Reliability, Vol. 150, p. 115111, 2023.
https://doi.org/10.1016/j.microrel.2023.115111
- BRAVAIX, A., HAMPARSOUMIAN, G., PITARD, H., et al., “CMOS Scaling Challenges for High Performance and Low Power Applications Facing Reliability Criteria towards the Decananometer Range”. In : Journal of Physics : Conference Series. IOP Publishing, p. 012003, 2023.
https://doi.org/10.1088/1742-6596/2548/1/012003
- CACHO, F., BRAVAIX, A., SEYBOU, T. G., PITARD, H., FEDERSPEIL, X.,et al., (2022, October). Device Reliability to Circuit Qualification : Insights and Challenges. In 2022 IEEE International Integrated ReliabilityWorkshop (IIRW), Oct.9-13, pp. 1-7, 2022.
https://doi.org/10.1109/IIRW56459.2022.10077885
Participation à des conférences :
- PITARD, H., BRAVAIX A., KUSSNER E., FEDERSPIEL X., CACHO F., ” DC to AC Analysis of HC vs. BTI damage in N-EDMOS used in Single Photon Avalanche Diode cell”, oral presentation at 34th European Symposium Reliability on Electron Devices, Failure Physics and Analysis (ESREF), Conf., pp. 1-8, 2023.
Crédit photo : Ghislain Oudinet