La thèse porte sur l’étude de la fiabilité des technologies CMOS avancées pour les applications digitales et mixtes, c’est-à-dire pouvant comporter des bloc logiques et des blocs analogiques, dédiés aux applications radio fréquence (RF). Le premier aspect porte sur la validation de la qualité technologique pour les dispositifs de tailles nanométrique (28-14nm) et micronique (0.5µm) avec des architectures bien distinctes entre les empilements de grille (High-K Metal Gate-SiON et SiO2) et les structures du canal (Fully Depleted Silicon on Insulator, Si Bulk) et les structures de drain LDD-MDD et à drain étendu (LDMOS-EDMOS). Le second aspect est la détermination de la robustesse de ces technologies vis-à-vis de leur dégradation en fonctionnement, quand elles sont soumises aux injections de porteurs chauds (HC), aux dérives à haute température (Bias temperature Instability) et au claquage des diélectriques de grille (Hard and Soft Breakdown). La recherche de performances en termes de bande passante et de consommation, impose des conditions de polarisation au-delà des conditions habituellement garanties pour ces mêmes composants utilisés dans des circuits logiques. En effet, les circuits tels que des amplificateurs (PA) ou des switchs RF, sont réalisés à base de transistors cascodes (MOSFET et/ou DRIFT MOS), pour lesquels les tensions, en mode off peuvent atteindre deux fois la tension nominale de fonctionnement pour laquelle ces composants ont été développés. Ces conditions entrainent des problèmes de fiabilité où tous les mécanismes sont en interaction entre les porteurs chauds, le claquage des oxydes de grille et l’effet de l’aggravation des dommages avec température. Le troisième objectif est de développer des tests en fonctionnement statique et dynamique représentatifs des pires cas de fonctionnement à travers une technique d’approximation des signaux dynamiques (en mode de commutation) à l’aide de signaux digitaux, pour établir la contribution des dégradations en mode Off par rapport au mode On. L’étude montre des différences significatives entre les dispositifs canal N et canal P quand la commutation en VGS (= Vin) implique l’injection de trous chauds et d’électrons chauds, respectivement pouvant conduire au claquage franc des diélectriques de grille (High-K Metal gate). Une étude statistique a été menée en développant un modèle analytique compact qui permet de traduire les principales accélérations en tension, champ électrique, longueur de grille et à haute température.