L’intégration de diélectriques High-k dans les empilements de grille des transistors a fait naître des problèmes de fiabilité complexes. A cela vient s’ajouter, en vue des technologies sub-32nm planaires, de nouvelles problématiques liées à l’utilisation de substrats silicium sur isolant complètement désertés FDSOI. En effet, l’intégration d’un oxyde enterré sous le film de silicium non seulement va modifier l’électrostatique de la structure mais aussi introduire une nouvelle interface Si/SiO2 sujette à d’éventuelles dégradations. Ce manuscrit présente différentes méthodes de caractérisation électrique ainsi que différentes études de fiabilité des dispositifs FDSOI intégrants des empilements High-κ/ grille métallique. Dans un premier temps, une étude complète du couplage électrostatique dans des structures FDSOI est réalisée, permettant de mieux appréhender l’effet d’une tension en face arrière sur les caractéristiques électriques des dispositifs. Différentes méthodes de caractérisation des pièges d’interface sont ensuite présentées et adaptées, quand cela est possible, au cas spécifique du FDSOI, où les défauts entre le film de silicium et l’oxyde enterré doivent être pris en compte. Enfin, différentes études de fiabilité sont présentées, des phénomènes de PBTI et de NBTI sur des dispositifs à canaux longs aux phénomènes propres aux dispositifs de petite dimension, tels que l’impact des porteurs chauds dans des structures FDSOI à film ultra fins et les effets parasites d’augmentation de la tension de seuil lorsque les largeurs des transistors diminuent.